VeriPilot: An LLM-Powered Verilog Debugging Framework
VeriPilot:一个基于LLM的Verilog调试框架
机构 * State Key Lab of Processors, Institute of Computing Technology, Chinese Academy of Sciences(中国科学院计算技术研究所国家专用集成电路设计实验室) ; University of Chinese Academy of Sciences(中国科学院大学) ; North China Electric Power University(华北电力大学)
专题命中 长上下文与记忆 :LLM(title,title_cn);large language model(abstract);language model(abstract);分类 cs.AI
AI总结 提出VeriPilot框架,利用黄金参考模型和LLM实现细粒度Verilog调试,通过内部变量语义对齐和CDFG信号追踪定位并修复错误,在CVDP基准上将GPT-4o修复成功率从54.3%提升至85.71%。
Comments 13 pages, 6 figures